

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-310793
(43)Date of publication of application : 07.11.2000

(51)Int.Cl. G02F 1/136
G02F 1/1343

(21)Application number : 11-121182
(22)Date of filing : 28.04.1999


(71)Applicant : CANON INC
(72)Inventor : KOMIYAMA KATSUMI
ENOMOTO TAKASHI

(54) LIQUID CRYSTAL ELEMENT

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent the short circuit between upper and lower substrates, to obtain high reliability and to improve shock resistance by forming an auxiliary capacitance electrode which has an almost the same area as that of a pixel electrode and which overlaps on the pixel electrode on the substrate side of the pixel electrode through an insulating layer or each pixel so as to form an auxiliary capacitance under the pixel electrode.

SOLUTION: An auxiliary capacitance electrode 2 having an almost same area as a pixel electrode 3 and overlapped with the pixel electrode 3 is formed in the substrate side of the pixel electrode 3 through an insulating layer for each pixel to form an auxiliary capacitance under the pixel electrode 3. By forming the auxiliary capacitance electrode 2 having the almost same area as the pixel electrode 3, no difference in the surface level is formed in the pixel electrode 3 and the aligning property can be improved. By forming a partition wall 18 between adjacent pixel electrodes without using a spacer, damages of the pixel electrode 3 by a spacer, the short circuit with the auxiliary capacitance electrode 2, or the short circuit between upper and lower electrodes can be prevented. Moreover, the partition wall 18 itself does not collapse by the pressure of the upper and lower substrates so that the shock resistance of the device can be improved.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision
rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

電極の面積を表1に示す。表1においては、TN液品も強誘電性液品1～4も比誘電率 ϵ を5、液品に印加される最大駆動電圧を5V、面積電極面積 $S = 1.0 \mu\text{m} \times 3.0 \mu\text{m}$ とし、容皿の異なる補助容皿に対して、画素*

*電極面積の何倍の補助容皿面積が必要かを示した。
[00121]
[表1]

	TN液品 ($\epsilon = 0$) $S_{\text{電極}} = 200\mu\text{m}^2$	強誘電性液品		
		(1) $S_{\text{補助}} = 300\mu\text{m}^2$ $S_{\text{容皿}} = 275\mu\text{m}^2$	(2) $S_{\text{補助}} = 500\mu\text{m}^2$ $S_{\text{容皿}} = 400\mu\text{m}^2$	(3) $S_{\text{補助}} = 800\mu\text{m}^2$ $S_{\text{容皿}} = 600\mu\text{m}^2$
C ₀	0.25pF	1.05pF	1.05pF	1.05pF
V·C ₀	1.25pC	5.1pC	6.1pC	6.1pC
2p ₀ ·S	0	12pC	60pC	380pC
補助容皿				
(1) $\epsilon = 5$ $S_{\text{電極}} = 300\mu\text{m}^2$ $S_{\text{容皿}} = 275\mu\text{m}^2$	$S \times 1/20$ (1pF分)	$S \times 5.4$	$S \times 27$	$S \times 1.4$
(2) $\epsilon = 10$ $S_{\text{電極}} = 300\mu\text{m}^2$ $S_{\text{容皿}} = 400\mu\text{m}^2$	—	$S \times 2.7$	$S \times 14$	$S \times 0.68$
(3) $\epsilon = 20$ $S_{\text{電極}} = 300\mu\text{m}^2$ $S_{\text{容皿}} = 600\mu\text{m}^2$	—	$S \times 1.4$	$S \times 0.68$	$S \times 0.34$
(4) $\epsilon = 20$ $S_{\text{電極}} = 150\mu\text{m}^2$ $S_{\text{容皿}} = 175\mu\text{m}^2$	—	$S \times 0.68$	$S \times 0.34$	$S \times 0.17$

[0013] 強誘電性液品においては、自発分極の反転によって発生する反転電流で消費される電荷は $2 \text{ pC} \cdot \text{s}$ と、TFT-T1部が最も厚い。従って、Sを合わせて補助容皿は蓄積することになる。従つて、自発分極の大きな液品で、が5～20程度の絶縁膜を用いた場合には、表1に示すように、画素電極面積に近い、面積の補助容皿電極を形成し、画素電極面積に補助容皿を形成する必要がある。しかしながら、セル内にスベーサ102が配置されるが、ギャップを出すために底板1a及び1bに力を加えすぎると、スベーサ102がTFT-T1部を圧迫する。画素電極面積3.1Tの膜を考慮して上下ショートを発生させる。或いは、補助容皿に上下ショートを発生させる。スベーサ102自体が耐へて配向不良を発生させる、などの問題を生じる。その結果、表示せらやコントラスト低下の原因となつた。

[0014] (1) 画素電極下に補助容皿電極を形成するためには、その上層に形成された画素電極の平面性が低下し、液品指向性が劣る。具体的には、画素電極面内に大きな補助容皿による底板がじるごと、容皿の作り込みがよろがるが、TFT-T1層で1.000～2.000A、二層では4.000Aに近い段差が生じてしまつた。

[0015] (2) 大きな容皿を作るために、薄い绝缘膜を大面積で用いため、上下ショートを起こし易い。

[0016] (3) スメック液品の負荷ギャップは、TN液品の約6μm程度に比べ、1～2μmと大きい。また、このような構成において焼き付現象を引き起こすとも報告されている。

[0017] (4) 図8の構成の液品素子において、良好的な配向性を有し、

上下ショートを防止した信頼性の高い素子を提供することにある。

[0020]

【課題を解決するための手段】本発明は、一对の基板間に自発分極を有する液品を挟持して、二次元状態で配置した画素毎にスイッチング素子と画素電極を配置し、該スイッチング素子により各画素電極への信号印加端子と、該電極出端子に、ソース電極1.6と漏電極2.4にそれぞれ接続され、外部よりコントローラで駆動する。

[0021]

【発明の実施の形態】本発明においては、補助容皿電極を画素電極と階層的にすることで、画素電極面外における段差をなくし、配向性を低下させることなく大きな容皿の補助容皿を形成することができる。また、本発明においては、画素電極下に平坦化膜を形成することにより、大面積の補助容皿に対して外力に対するハリエアとすることができるように、ボリミドなどからなり形形成され、さらにもその上に、ボリミドなどからなり表面にラビング処理などの配向処理が施された配向膜5nが形成されている。

[0022]

一方、基板1b(対向基板)には、画素電極3に対して一定の基板電圧が印加される透明な配向膜3が形成され、その上には表面に配向処理が施された配向膜5bが形成されている。

[0023]

上記アクリル基板と対向基板は、外周部において状態のシール材(不図示)を介して接着され、両基板とシール材の固定を強固に保つことができる。液品7としては、強誘電性・反強誘性・粘弹性を有するスマートチック液品など、自発分極を有する液品が用いられる。液品7の、その繊維ビッチよりも小さなセルギャップで貯入することにより、液品7によって、液品7が形成したことによる上下ショートや画素電極のダメージを防止することができる。また、自発分極性を改善することができるスマートチック液品に於いては、自発分極性を改善することができる。

[0024]

【実施形態1】図1に本発明の液品素子の一実施形態の構成を模式的に示す断面図を示す。図1の(a)は1画素分の断面図であり、(b)は(a)の矢印点Aに示すように、液品セルの断面図である。図1中、先に説明した図8と同じ部材には同じ符号を付す。図1において、7は自発分極を有する液品、1.8は隔壁である。図1(b)は隔壁1.8によって隔壁1.8に示されるよううに、画素電極面を走査信号線に沿ってストライプ状に形成される。

[0025]

図2には当該実施形態の電気的な等価回路を示す図であり、便宜上4×4画素について記載している。図2中、2.1は補助容皿、2.2は液品容皿、2.3は走査信号線、2.4は情報信号線、2.5は補助容皿を形成する補助容皿電極を接地するための引き出し線である。

[0026]

図2の走査信号線2.3内に段差がなく、配向性が良い。また、隔壁1.8を隣接する画素電極間に形成したことにより、スペーサによる隔壁電極3との距離や、隔壁1.8自体が上下基板の正力でつながれることもなく、路子の耐衝撃性が向上する。また、隔壁1.8を隣接する画素電極でのショート・アーチを出さず、隔壁1.8を隣接する画素電極間に形成したことにより、隔壁1.8による隔壁電極3との距離や、隔壁1.8の外側に配置して用いる。

[0027]

基板1a、1bは絶縁性基板で、通常、ガラス4を平坦化膜として用くことなく、2.000～4.000μm

上下ショートを防止した信頼性の高い素子を提供することにある。

[0028]

【課題を解決するための手段】本発明は、一对の基板間に自発分極を有する液品を挟持して、二次元状態で配置した画素毎にスイッチング素子と画素電極を配置し、該スイッチング素子により各画素電極への信号印加端子と、該電極出端子に、ソース電極1.6と漏電極2.4にそれぞれ接続され、外部よりコントローラで駆動する。

[0029]

【発明の実施の形態】本発明においては、各画素毎に、各画素電極面外における段差をなくし、配向性を低下させることなく、大きな容皿の補助容皿を形成することができる。また、本発明においては、画素電極下に平坦化膜を形成することにより、大面積の補助容皿に対して外力に対するハリエアとすることができるように、ボリミドなどからなり形形成され、さらにもその上に、ボリミドなどからなり表面にラビング処理などの配向処理が施された配向膜5nが形成されている。

一方、基板1b(対向基板)には、画素電極3に対して一定の基板電圧が印加される透明な配向膜3が形成され、その上には表面に配向処理が施された配向膜5bが形成されている。

上記アクリル基板と対向基板は、外周部において状態のシール材(不図示)を介して接着され、両基板とシール材の固定を強固に保つことができる。液品7としては、強誘電性・反強誘性・粘弹性を有するスマートチック液品など、自発分極を有する液品が用いられる。液品7の、その繊維ビッチよりも小さなセルギャップで貯入することにより、液品7によって、液品7が形成したことによる上下ショートや画素電極のダメージを防止することができる。

【0031】以下に具体的な実施形態を示し、本発明を詳細に説明する。

【0032】【実施形態1】図1に本発明の液品素子の一実施形態の構成を模式的に示す断面図である。

(a) は1画素分の断面図であり、(b)は(a)の矢印点Aに示すように、液品セルの断面図である。図1中、先に説明した図8と同じ部材には同じ符号を付す。図1において、7は自発分極を有する液品、1.8は隔壁である。図1(b)は隔壁1.8によって隔壁1.8に示されるよううに、画素電極面を走査信号線に沿ってストライプ状に形成される。

図2には当該実施形態の電気的な等価回路を示す図であり、便宜上4×4画素について記載している。図2中、2.1は補助容皿、2.2は液品容皿、2.3は走査信号線、2.4は情報信号線、2.5は補助容皿を形成する補助容皿電極を接地するための引き出し線である。

図2の走査信号線2.3内に段差がなく、配向性が良い。また、隔壁1.8を隣接する画素電極間に形成したことにより、隔壁1.8による隔壁電極3との距離や、隔壁1.8の外側に配置して用いる。

基板1a、1bは絶縁性基板で、通常、ガラス4を平坦化膜として用くことなく、2.000～4.000μm

上下ショートを防止した信頼性の高い素子を提供することにある。

[0033]

【課題を解決するための手段】本発明は、一对の基板間に自発分極を有する液品を挟持して、二次元状態で配置した画素毎にスイッチング素子と画素電極を配置し、該スイッチング素子により各画素電極への信号印加端子と、該電極出端子に、ソース電極1.6と漏電極2.4にそれぞれ接続され、外部よりコントローラで駆動する。

[0034]

【発明の実施の形態】本発明においては、各画素毎に、各画素電極面外における段差をなくし、配向性を低下させることなく、大きな容皿の補助容皿を形成することができる。また、本発明においては、画素電極下に平坦化膜を形成することにより、大面積の補助容皿に対して外力に対するハリエアとすることができるように、ボリミドなどからなり形形成され、さらにもその上に、ボリミドなどからなり表面にラビング処理などの配向処理が施された配向膜5nが形成されている。

一方、基板1b(対向基板)には、画素電極3に対して一定の基板電圧が印加される透明な配向膜3が形成され、その上には表面に配向処理が施された配向膜5bが形成されている。

上記アクリル基板と対向基板は、外周部において状態のシール材(不図示)を介して接着され、両基板とシール材の固定を強固に保つことができる。液品7としては、強誘電性・反強誘性・粘弹性を有するスマートチック液品など、自発分極を有する液品が用いられる。液品7の、その繊維ビッチよりも小さなセルギャップで貯入することにより、液品7によって、液品7が形成したことによる上下ショートや画素電極のダメージを防止することができる。

【0035】以下に具体的な実施形態を示し、本発明を詳細に説明する。

【0036】【実施形態1】図1に示された一对の基板1a、1bとの間に液品7を挟む。

【0037】本発明の液品素子は、アクリルマトリクス方式で駆動するもので、図1に示すように、平行に配置する補助容皿電極とのショート・アーチを防止する隔壁電極3との距離や、隔壁1.8の外側に配置して用いる。

基板1a、1bは絶縁性基板で、通常、ガラス4を平坦化膜として用くことなく、2.000～4.000μm

上下ショートを防止した信頼性の高い素子を提供することにある。

[0038]

【課題を解決するための手段】本発明は、一对の基板間に自発分極を有する液品を挟持して、二次元状態で配置した画素毎にスイッチング素子と画素電極を配置し、該スイッチング素子により各画素電極への信号印加端子と、該電極出端子に、ソース電極1.6と漏電極2.4にそれぞれ接続され、外部よりコントローラで駆動する。

[0039]

【発明の実施の形態】本発明においては、各画素毎に、各画素電極面外における段差をなくし、配向性を低下させることなく、大きな容皿の補助容皿を形成することができる。また、本発明においては、画素電極下に平坦化膜を形成することにより、大面積の補助容皿に対して外力に対するハリエアとすることができるように、ボリミドなどからなり形形成され、さらにもその上に、ボリミドなどからなり表面にラビング処理などの配向処理が施された配向膜5nが形成されている。

一方、基板1b(対向基板)には、画素電極3に対して一定の基板電圧が印加される透明な配向膜3が形成され、その上には表面に配向処理が施された配向膜5bが形成されている。

上記アクリル基板と対向基板は、外周部において状態のシール材(不図示)を介して接着され、両基板とシール材の固定を強固に保つことができる。液品7としては、強誘電性・反強誘性・粘弹性を有するスマートチック液品など、自発分極を有する液品が用いられる。液品7の、その繊維ビッチよりも小さなセルギャップで貯入することにより、液品7によって、液品7が形成したことによる上下ショートや画素電極のダメージを防止することができる。

【0040】以下に具体的な実施形態を示し、本発明を詳細に説明する。

【0041】【実施形態1】図1に示された一对の基板1a、1bとの間に液品7を挟む。

【0042】本発明の液品素子は、アクリルマトリクス方式で駆動するもので、図1に示すように、平行に配置する補助容皿電極とのショート・アーチを防止する隔壁電極3との距離や、隔壁1.8の外側に配置して用いる。

基板1a、1bは絶縁性基板で、通常、ガラス4を平坦化膜として用くことなく、2.000～4.000μm

上下ショートを防止した信頼性の高い素子を提供することにある。

[0043]

【課題を解決するための手段】本発明は、一对の基板間に自発分極を有する液品を挟持して、二次元状態で配置した画素毎にスイッチング素子と画素電極を配置し、該スイッチング素子により各画素電極への信号印加端子と、該電極出端子に、ソース電極1.6と漏電極2.4にそれぞれ接続され、外部よりコントローラで駆動する。

[0044]

【発明の実施の形態】本発明においては、各画素毎に、各画素電極面外における段差をなくし、配向性を低下させることなく、大きな容皿の補助容皿を形成することができる。また、本発明においては、画素電極下に平坦化膜を形成することにより、大面積の補助容皿に対して外力に対するハリエアとすることができるように、ボリミドなどからなり形形成され、さらにもその上に、ボリミドなどからなり表面にラビング処理などの配向処理が施された配向膜5nが形成されている。

一方、基板1b(対向基板)には、画素電極3に対して一定の基板電圧が印加される透明な配向膜3が形成され、その上には表面に配向処理が施された配向膜5bが形成されている。

上記アクリル基板と対向基板は、外周部において状態のシール材(不図示)を介して接着され、両基板とシール材の固定を強固に保つことができる。液品7としては、強誘電性・反強誘性・粘弹性を有するスマートチック液品など、自発分極を有する液品が用いられる。液品7の、その繊維ビッチよりも小さなセルギャップで貯入することにより、液品7によって、液品7が形成したことによる上下ショートや画素電極のダメージを防止することができる。

【0045】以下に具体的な実施形態を示し、本発明を詳細に説明する。

【0046】【実施形態1】図1に示された一对の基板1a、1bとの間に液品7を挟む。

【0047】本発明の液品素子は、アクリルマトリクス方式で駆動するもので、図1に示すように、平行に配置する補助容皿電極とのショート・アーチを防止する隔壁電極3との距離や、隔壁1.8の外側に配置して用いる。

基板1a、1bは絶縁性基板で、通常、ガラス4を平坦化膜として用くことなく、2.000～4.000μm

上下ショートを防止した信頼性の高い素子を提供することにある。

[0048]

【課題を解決するための手段】本発明は、一对の基板間に自発分極を有する液品を挟持して、二次元状態で配置した画素毎にスイッチング素子と画素電極を配置し、該スイッチング素子により各画素電極への信号印加端子と、該電極出端子に、ソース電極1.6と漏電極2.4にそれぞれ接続され、外部よりコントローラで駆動する。

[0049]

【発明の実施の形態】本発明においては、各画素毎に、各画素電極面外における段差をなくし、配向性を低下させることなく、大きな容皿の補助容皿を形成することができる。また、本発明においては、画素電極下に平坦化膜を形成することにより、大面積の補助容皿に対して外力に対するハリエアとすることができるように、ボリミドなどからなり形形成され、さらにもその上に、ボリミドなどからなり表面にラビング処理などの配向処理が施された配向膜5nが形成されている。

一方、基板1b(対向基板)には、画素電極3に対して一定の基板電圧が印加される透明な配向膜3が形成され、その上には表面に配向処理が施された配向膜5bが形成されている。

上記アクリル基板と対向基板は、外周部において状態のシール材(不図示)を介して接着され、両基板とシール材の固定を強固に保つことができる。液品7としては、強誘電性・反強誘性・粘弹性を有するスマートチック液品など、自発分極を有する液品が用いられる。液品7の、その繊維ビッチよりも小さなセルギャップで貯入することにより、液品7によって、液品7が形成したことによる上下ショートや画素電極のダメージを防止することができる。

【0050】以下に具体的な実施形態を示し、本発明を詳細に説明する。

【0051】【実施形態1】図1に示された一对の基板1a、1bとの間に液品7を挟む。

【0052】本発明の液品素子は、アクリルマトリクス方式で駆動するもので、図1に示すように、平行に配置する補助容皿電極とのショート・アーチを防止する隔壁電極3との距離や、隔壁1.8の外側に配置して用いる。

基板1a、1bは絶縁性基板で、通常、ガラス4を平坦化膜として用くことなく、2.000～4.000μm

上下ショートを防止した信頼性の高い素子を提供することにある。

[0053]

【課題を解決するための手段】本発明は、一对の基板間に自発分極を有する液品を挟持して、二次元状態で配置した画素毎にスイッチング素子と画素電極を配置し、該スイッチング素子により各画素電極への信号印加端子と、該電極出端子に、ソース電極1.6と漏電極2.4にそれぞれ接続され、外部よりコントローラで駆動する。

[0054]

【発明の実施の形態】本発明においては、各画素毎に、各画素電極面外における段差をなくし、配向性を低下させることなく、大きな容皿の補助容皿を形成することができる。また、本発明においては、画素電極下に平坦化膜を形成することにより、大面積の補助容皿に対して外力に対するハリエアとすることができるように、ボリミドなどからなり形形成され、さらにもその上に、ボリミドなどからなり表面にラビング処理などの配向処理が施された配向膜5nが形成されている。

一方、基板1b(対向基板)には、画素電極3に対して一定の基板電圧が印加される透明な配向膜3が形成され、その上には表面に配向処理が施された配向膜5bが形成されている。

上記アクリル基板と対向基板は、外周部において状態のシール材(不図示)を介して接着され、両基板とシール材の固定を強固に保つことができる。液品7としては、強誘電性・反強誘性・粘弹性を有するスマートチック液品など、自発分極を有する液品が用いられる。液品7の、その繊維ビッチよりも小さなセルギャップで貯入することにより、液品7によって、液品7が形成したことによる上下ショートや画素電極のダメージを防止することができる。

【0055】以下に具体的な実施形態を示し、本発明を詳細に説明する。

【0056】【実施形態1】図1に示された一对の基板1a、1bとの間に液品7を挟む。

【0057】本発明の液品素子は、アクリルマトリクス方式で駆動するもので、図1に示すように、平行に配置する補助容皿電極とのショート・アーチを防止する隔壁電極3との距離や、隔壁1.8の外側に配置して用いる。

基板1a、1bは絶縁性基板で、通常、ガラス4を平坦化膜として用くことなく、2.000～4.000μm

上下ショートを防止した信頼性の高い素子を提供することにある。

[0058]

【課題を解決するための手段】本発明は、一对の基板間に自発分極を有する液品を挟持して、二次元状態で配置した画素毎にスイッチング素子と画素電極を配置し、該スイッチング素子により各画素電極への信号印加端子と、該電極出端子に、ソース電極1.6と漏電極2.4にそれぞれ接続され

0.00A程度存在するTFT10と画素電極3との高さの差を低減することができ、その結果、セルギャップの安定性を高めることができる。

[0034] 次に本実施形態の液晶素子の製造方法の一例を説明する。

[0035] 首先、ガラス基板1a上に全面にCr、Alなどの金属膜をスパッタ法により500～2000Å形成し、この金属膜をフォトリソグラフィによってバーニングしてゲート電極11と走査信号線23を形成する。

[0036] 次に、上記基板全面にITOを1500Åスパッタ法により成膜し、バーニングして補助容量電極2bを形成する。

[0037] さらに、上記基板全面に厚さ2000～400Åのシリコン窓化膜(SiN)等からなるゲート絶縁膜12をCVD等によって形成する。このゲート絶縁膜12は、全てのTFTに共通に形成される。ゲート絶縁膜12上に、型(軟性)半導体層(例えば、型アモルファスシリコン層)は1型ポリシリコン層)13を300～700Å堆積し、その上に、基板全面に厚さ0.00～2000Åのシリコン窓化膜を形成し、これをバーニングして、型半導体層13のチャネル領域を形成する。次に、厚さ300～1000Åのn型の高濃度シリコン層を形成し、これをバーニングしてオーミックコントロール層15を形成する。

[0038] 続いて、画素電極3となるITOを全面に厚さ700Åの要みにスパッタ法で形成し、これをバーニングして画素電極3を形成する。基板全面に厚さ300～700ÅのCr層と500～2500ÅのAl層を順次堆積し、バーニングしてソース電極16とドレン電極17、及びソース電極16が接続した情報信号線5aを形成する。

[0039] 次に、CVDにより、バッファーリング層4を5000Å形成した後、ポリミド等を印刷により400Å程度の厚さに塗布して200～250℃の温度で焼成し、ラビング等によって配向処理を施して配向膜5aを形成する。

[0040] TFT10と画素電極3のそれぞれの距離での高さ差は、従来であれば、500～2000Å(ゲート電極11)～300～700Å(1型半導体層)～1000～2000Å(プロンギング層14)～300～1000Å(オーミックコントロール層)～1800～3200Å(ソース電極16、ドレン電極17)～700Å(画素電極3)＝3200～8200Åとなるところが、できり寸法で約800～1300Å程度で低減できる。

[0041] 上記基板上に、アクリル系フォトポリマー等有機材料を全面スピノコートして、マスク露光、現像を行ない、画素間に隔壁18を形成する。尚、隔壁18は、ドライ

電極17をスパッタリングとエッチングで形成し、ドライイン電極17と第2の補助容量電極2bを接続する。

続いて、Si(OH)4溶液をスピニコートし、平滑化膜を兼ねたバッファーリング層4を補助容量電極2b上に形成し、基板全面にSi:Nを厚さ3000Åに堆積し、バーニングしてプロンギング層14を形成した。さらに、n型高濃度シリコンを1000Å堆積してバーニングし、オーミックコントロール層15を形成した。

[0042] 上記露光部、外周に描画したシール材と隔壁18を介して接着固定し、真空注入法により液晶7を注入する。

[0043] 本発明においては、各部材の材質や厚さ、形状、製法は特に上記したものに限定されず、本発明の効果が得られる範囲で液体の液晶素子の技術をそのまま適用することが可能である。また、本実施形態及び後述の実施形態では、スイッチング素子としてTFTを用いた構成を示しているが、当該構成以外にもチャネルエンジニア型のTFTや、MIM等のデバイスを用いることができる。

[0044] [実施形態2] 図3に本発明別の実施形態の構成を示す。尚、対向基板は図1と同じであるので、ゲート電極11及びゲート電極17の構成は実施形態1と同じである。

[0045] 本実施形態では、モリブデンを形成する絶縁膜として、ゲート絶縁膜12にT_aO_xのような高誘電率膜からなるバッファーリング層4を加えた複合膜構成としたものである。このバッファーリング層4は、ソース電極11及びゲート電極17の形成後にスパッタ等で形成され、厚さは3000Å程度に形成される。T_aO_x膜は、比誘電率εが2.0程度であるため、膜厚が厚くなつても容積的の低減は少ない。当該バッファーリング層4を形成後、エッチングによりコントロールホールを形成し、ITOをスパッタで1500Åの厚さに形成し、バーニングして画素電極3を形成する。その後の配向膜5aの形成は実施形態1と同じである。

[0046] [実施形態3] 図4に本発明第3の実施形態のアクリル系基板の構成を示す。本実施形態では、ソース電極11とドレン電極17を形成して配向膜5aを形成した後に、ゲート絶縁膜12上に補助容量電極2bを厚さ100Åで形成し、T_aO_xからなるバッファーリング層4を3000Åの厚さに堆積し、フォトレジストを用いてドライエッチングして画素電極3を形成するものである。配向膜5aの形成は実施形態1と同じである。

[0047] [実施形態4] 図5に本発明第4の実施形態のアクリル系基板の構成を示す。本実施形態は、実施形態1と同様にオーミックコントロール層15を形成した後に、基板全面に厚さ700ÅのITO膜を形成後、バーニングして、第2の補助容量電極2bを形成し、その後にTFT10のソース電極16、ドライ

電極17をスパッタで堆積し、バーニングして隔壁18を形成する。隔壁18は、ドライエッチングによってセルギャップを維持し、スベーサーを用いていないことで、画素電極のダメージがないことから、從来よりも上下ショートのない良好な画像が得られた。結果として、従来の懸念ではコントラストが6.0程度であったものが12.0以上に向上了。

[0048] 本実施形態の液晶素子は、画素電極下全面に補助容量を設けたことで、基板全面の平坦性が高く、液晶の配向性そのものが向上すること、隔壁の容積は約6.2pF(比説電率ε=7、S=1.0


1.1 ゲート電極
1.2 ゲート絶縁膜
1.3 i型半導体層
1.4 ブロッキング層
1.5 オーミックコンタクト層
1.6 ソース電極
1.7 ドレイン電極

15


16

1.8 隔離層
2.1 补助容積
2.2 液品容積
2.3 走査信号線
2.4 情報信号線
10.1 TN液晶
10.2 スペーサ


[図1]




[図2]




[図4]




(a)



(b)




[図3]




[図5]


[図8]




参考例 実施例1 実施例2 実施例3 実施例4 実施例5 実施例6 実施例7



[図6]



[図7]



フロントページの紙き

Fターム(参考) 2H032 JA26 JA29 JA33 JA35 JA36
JA38 JA42 JA44 JA46 JB13
JB23 JB32 JB33 JB51 JB57
JB63 JB69 KA65 KA12 KA16
KA18 KB23 MA05 MA08 MA14
MA15 MA16 MA18 MA19 MA20
MA22 MA27 MA35 MA37 MA41
NA16 NA25 PA02 PA06 OA13
OA14